Estructura de la compuerta
Durante la clase hemos visto cómo los transistores pueden modelarse como interruptores bajo ciertas condiciones. Ahora usaremos esta propiedad para poder caracterizar el comportamiento de las compuertas lógicas. Primero asumiendo el comportamiento ideal de los dispositivos para comprender el mecanismo de operación de la compuerta, para luego pasar a los detalles que están fuera del modelo idealizado mediante el análisis de las características no ideales del circuito. |
| Diagrama esquemático de la compuerta NOT, usando transistors MOSFET de canal N y P. |
En la figura anterior se muestra el diagrama esquemático del inversor CMOS. Como se ve, la entrada está en la terminal A, que está conectada a las terminales de Gate de los dos transistores que forman el circuito, mientras que la salida, identificada como la terminal X está conectada a lo que serían las terminales de Drain de cada transistor. A la salida, también se tiene un capacitor de carga CL que simula otro circuito conectado a la salida de la compuerta.
Llamaremos al voltaje de entrada de la compuerta VIN y al voltaje de salida VOUT.
Funcionamiento de la compuerta
Cuando VIN está en estado alto (3.3V para la actividad presente) , las terminales de Gate de ambos transistores en el esquemático están polarizadas con un voltaje alto.Según se ha visto por las propiedades de los transistores NMOS y PMOS, el transistor PMOS se encuentra en la región de corte, es decir, en estado de no-conducción, lo que lo hace funcionar como un interruptor abierto, mientras que el transistor NMOS se encuentra en la región de saturación, es decir, en estado de conducción, comportándose como un interruptor cerrado, tal como se aprecia en la figura siguiente. En este estado, la salida queda conectada al potencial de GND.
 |
| Comportamiento de la compuerta NOT cuando se polariza su entrada con un potencial alto (H). |
Cuando la lógica de la entrada se invierte, las terminales de Gate de ambos transistores están polarizadas con un nivel de voltaje bajo.
En esta condición, el transistor PMOS está en estado de conducción, actuando como un interruptor cerrado, mientras que el transistor NMOS está en estado de no-conducción, funcionando como un interruptor abierto, tal como se muestra en la figura siguiente, conectando la salida y la carga
al potencial de VDD.
 |
| Comportamiento de la compuerta NOT cuando se polariza su entrada con un potencial bajo (L). |
